ISSCC 2026: Rebellions ने UCIe इंटरकनेक्ट के साथ इंडस्ट्री का पहला क्वाड-चिपलेट AI सॉल्यूशन पेश किया — दावा है कि Rebel100 AI एक्सेलेरेटर Nvidia H200 की शक्ति के बराबर है, वो भी कम पावर में

दक्षिण कोरिया - इख़बारी समाचार एजेंसी

ISSCC 2026: Rebellions ने UCIe इंटरकनेक्ट के साथ इंडस्ट्री का पहला क्वाड-चिपलेट AI सॉल्यूशन पेश किया — दावा है कि Rebel100 AI एक्सेलेरेटर Nvidia H200 की शक्ति के बराबर है, वो भी कम पावर में

इंटरनेशनल सॉलिड-स्टेट सर्किट्स कॉन्फ्रेंस (ISSCC) 2026 में, दक्षिण कोरियाई AI इन्फेरेंस एक्सेलेरेटर डिज़ाइनर Rebellions ने अपने अभूतपूर्व Rebel 100 AI एक्सेलेरेटर का विस्तृत विवरण देते हुए एक महत्वपूर्ण तकनीकी घोषणा की है। यह अभिनव प्रोसेसर इंडस्ट्री का पहला क्वाड-चिपलेट (चार चिपलेट) डिज़ाइन लागू करने वाला है, जिसे यूनिफाइड चिपलेट इंटरकनेक्ट एक्सप्रेस (UCIe) मानक का उपयोग करके निर्बाध रूप से जोड़ा गया है। Rebellions का दावा है कि यह नई वास्तुकला न केवल प्रदर्शन की सीमाओं को आगे बढ़ाती है, बल्कि उल्लेखनीय ऊर्जा दक्षता भी प्राप्त करती है, जिससे Rebel 100 उच्च-प्रदर्शन कंप्यूटिंग और AI एक्सेलेरेशन के क्षेत्र में एक मजबूत दावेदार के रूप में स्थापित होता है।

मल्टी-चिपलेट डिज़ाइन का उद्भव सेमीकंडक्टर उद्योग में एक महत्वपूर्ण बदलाव का प्रतिनिधित्व करता है, विशेष रूप से उच्च-प्रदर्शन AI और हाई-परफॉरमेंस कंप्यूटिंग (HPC) एक्सेलेरेटर के लिए। जैसे-जैसे कम्प्यूटेशनल पावर की मांग लगातार बढ़ रही है, पारंपरिक मोनोलिथिक चिप स्केलिंग की क्षमताओं को बहुत पीछे छोड़ रही है, मल्टी-चिपलेट दृष्टिकोण एक आकर्षक विकल्प प्रदान करता है। जटिल प्रोसेसर को छोटे, विशेष चिपलेट्स में तोड़कर, जिन्हें स्वतंत्र रूप से निर्मित और असेंबल किया जा सकता है, कंपनियां उत्पादन क्षमता बढ़ा सकती हैं, लागत कम कर सकती हैं और बाजार में आने के समय को तेज कर सकती हैं। AMD, Intel और Nvidia जैसे प्रमुख खिलाड़ी पहले ही इस पद्धति को अपना चुके हैं, इसे अपने नवीनतम CPU और GPU प्रस्तावों में एकीकृत कर चुके हैं, जो इसके रणनीतिक महत्व को रेखांकित करता है।

Rebellions के Rebel 100 का केंद्र बिंदु UCIe इंटरफ़ेस का अपनाना है — एक उद्योग मानक जो चिपलेट्स के बीच उच्च-बैंडविड्थ, कम-विलंबता संचार को सुविधाजनक बनाने के लिए डिज़ाइन किया गया है। यह इंटरकनेक्ट तकनीक विभिन्न चिपलेट्स को एक एकल, शक्तिशाली प्रसंस्करण इकाई के रूप में सामंजस्यपूर्ण रूप से कार्य करने में सक्षम बनाने के लिए महत्वपूर्ण है। हालांकि UCIe को शुरुआत में एक क्रमिक अपनाने की प्रक्रिया का सामना करना पड़ा है, ISSCC 2026 में Rebellions का सफल कार्यान्वयन इसकी क्षमता को उजागर करता है और मल्टी-चिपलेट आर्किटेक्चर के पूर्ण वादे को साकार करने में मानकीकृत इंटरकनेक्ट्स के मूल्य को रेखांकित करता है।

Rebel 100 आर्किटेक्चर परिष्कृत इंजीनियरिंग का प्रमाण है। इसमें चार न्यूरल प्रोसेसिंग यूनिट (NPU) चिपलेट्स शामिल हैं, प्रत्येक का आकार 320 mm² है। इन NPU चिपलेट्स को 36 GB HBM3E मेमोरी स्टैक के साथ संवर्धित किया गया है, जो प्रति पैकेज कुल 144 GB हाई-बैंडविड्थ मेमोरी प्रदान करते हैं। चिपलेट्स को मेश टोपोलॉजी का उपयोग करके इंटरकनेक्ट किया गया है, जिसे Samsung की उन्नत SF4X प्रक्रिया तकनीक के साथ निर्मित किया गया है और Samsung के I-CubeS उन्नत पैकेजिंग समाधान के साथ पैक किया गया है, जिसमें एक इंटरपोजर शामिल है। मजबूत पावर इंटेग्रिटी और संरचनात्मक समर्थन सुनिश्चित करने के लिए, सिस्टम-इन-पैकेज (SiP) में चार एकीकृत सिलिकॉन कैपेसिटर (ISC) चिप्स भी शामिल हैं।

चिपलेट-टू-चिपलेट संचार 16 Gbps पर संचालित UCIe-Advanced इंटरफ़ेस द्वारा संचालित होता है, जो 4 TB/s की एकत्रित बैंडविड्थ प्रदान करता है। यह इंटरकनेक्ट लगभग 11ns (FDI-to-FDI) की कम विलंबता का दावा करता है, जिससे SiP सिस्टम के सामने व्यक्तिगत चिप्स के संग्रह के बजाय एक एकीकृत प्रोसेसर के रूप में प्रस्तुत होता है। होस्ट कनेक्टिविटी के लिए, Rebel 100 दो PCIe 5.x x16 इंटरफेस का उपयोग करता है, जो SR-IOV और पीयर-टू-पीयर ऑपरेशन जैसी उन्नत सुविधाओं का समर्थन करता है, जिससे मौजूदा सर्वर इंफ्रास्ट्रक्चर में सहज एकीकरण सुनिश्चित होता है।

Rebellions, Rebel 100 के प्रदर्शन मेट्रिक्स के संबंध में साहसिक दावे करता है। कंपनी का दावा है कि एक एकल Rebel 100 SiP, 600W के पावर लिफाफे पर काम करते हुए, 2 FP8 PFLOPS या 1 FP16 PFLOPS का प्रदर्शन प्रदान कर सकता है, बिना स्पार्सिटी (sparsity) के। इसे Nvidia के H200 के साथ सीधी तुलना के रूप में प्रस्तुत किया गया है, जो 700W की उच्च बिजली खपत पर समान प्रदर्शन स्तर प्राप्त करता है। इसके अतिरिक्त, Rebellions LLaMA v3.3 70B मॉडल पर 56.8 TPS का इन्फेरेंस थ्रूपुट रिपोर्ट करता है, हालांकि ये आंकड़े विक्रेता से प्राप्त हुए हैं और स्वतंत्र सत्यापन की प्रतीक्षा कर रहे हैं। ISSCC प्रस्तुति का प्राथमिक ध्यान इस अग्रणी मल्टी-चिपलेट UCIe-आधारित AI एक्सेलेरेटर के परिचालन तंत्र को स्पष्ट करना था।

कंपनी Rebel 100 क्वाड-चिपलेट पैकेज को बड़े, क्रॉस-नोड और रैक-लेवल सिस्टम के लिए एक मूलभूत तत्व के रूप में देखती है, जो ट्रिलियन-पैरामीटर मॉडल और मिलियन-टोकन कॉन्टेक्स्ट जैसे सबसे अधिक मांग वाले कार्यों को संभालने के लिए डिज़ाइन किए गए हैं। हालांकि बड़े SiP के लिए विशिष्ट योजनाएं विस्तृत नहीं हैं, Rebellions को उम्मीद है कि भागीदार इन एक्सेलेरेटरों की दसियों से लेकर हजारों की संख्या में स्केल-अप और स्केल-आउट क्लस्टर बनाएंगे। प्रत्येक चिपलेट में दो न्यूरल कोर क्लस्टर होते हैं, प्रत्येक में आठ न्यूरल कोर और 32 MB साझा मेमोरी होती है, जो 64 TB/s की एकत्रित बैंडविड्थ प्रदान करती है। 64 राउटर को शामिल करने वाला जटिल मेश टोपोलॉजी, चिपलेट और परिणामस्वरूप पूरे SiP में कुशल डेटा प्रवाह सुनिश्चित करता है।

ऑन-चिप नेटवर्क-ऑन-चिप (NoC) XY रूटिंग स्कीम का उपयोग करता है, जो पैकेट प्रवाह को प्रबंधित करने और डेडलॉक को रोकने के लिए एक मानक तकनीक है। राउटर आर्बिट्रेशन एक भारित राउंड-रॉबिन तंत्र का उपयोग करता है, जो विभिन्न स्रोतों से आने वाले ट्रैफ़िक की निष्पक्ष लेकिन प्राथमिकता वाली सेवा सुनिश्चित करता है, जिसमें सेवा की गुणवत्ता (QoS) भार को रनटाइम पर समायोजित किया जा सकता है ताकि गणना-गहन या मेमोरी-गहन वर्कलोड के लिए अनुकूलित किया जा सके। यह 2D NoC मेश UCIe इंटरकनेक्ट्स पर तार्किक रूप से फैलता है, जो तार्किक स्तर पर एक एकीकृत मेश-कनेक्टेड प्रोसेसर अनुभव बनाता है। चिपलेट-टू-चिपलेट की कम विलंबता सॉफ्टवेयर विकास को काफी सरल बनाती है, जिससे डेवलपर्स मल्टी-चिपलेट पैकेज को एक एकल इकाई के रूप में मान सकते हैं।

जबकि UCIe 1.0 विनिर्देश PCIe 6.0 पर CXL.io, CXL.mem और CXL.cache जैसे वैकल्पिक प्रोटोकॉल मैपिंग की अनुमति देते हैं, Rebellions ने Rebel 100 के लिए अनुकूलित, विक्रेता-परिभाषित स्ट्रीमिंग और मेमोरी-सिमेंटिक्स प्रोटोकॉल का लाभ उठाना चुना है। डिज़ाइन एक आक्रामक डेटा-मूवमेंट इंजन को शामिल करता है, जिसमें आठ निष्पादन इंजनों के साथ एक कॉन्फ़िगर करने योग्य DMA सबसिस्टम है जो स्थानीय HBM3E, अन्य चिपलेट्स पर दूरस्थ HBM3E, या वितरित साझा मेमोरी तक पहुंच सकता है, जो प्रति DMA 2.6 TB/s तक की बैंडविड्थ प्रदान करता है। संसाधन की कमी को रोकने और विलंबता को कम करने के लिए कार्य-स्तरीय QoS नियंत्रण लागू किए गए हैं।

चार चिपलेट्स में सिंक्रनाइज़ेशन प्रत्येक NPU के भीतर समर्पित हार्डवेयर सिंक्रनाइज़ेशन प्रबंधकों द्वारा प्रबंधित किया जाता है। ये प्रबंधक उच्च उपयोगिता बनाए रखने के लिए इकाई-से-इकाई निर्भरताओं और समन्वय ओवरहेड को कम करते हुए केंद्रीकृत या स्वायत्त नियंत्रण प्रदान करते हैं। चिपलेट-टू-चिपलेट इंटरफ़ेस की विश्वसनीयता बढ़ाने के लिए, Rebellions ने लूपबैक मोड और लेनदेन-स्तरीय ट्रैकिंग सहित उन्नत निदान सुविधाओं को लागू किया है। वाणिज्यिक अनुप्रयोगों के लिए, एक कॉन्फ़िगर करने योग्य स्विचिंग मोड बेहतर मीन टाइम बिटवीन फेल्योर (MTBF) और मीन टाइम टू फेल्योर (MTTF) के लिए पीक प्रदर्शन के बीच एक ट्रेड-ऑफ प्रदान करता है, जो बड़े पैमाने पर AI परिनियोजन के लिए महत्वपूर्ण है जहां अपटाइम सर्वोपरि है।

इख़बारी समाचार एजेंसी